

BEST AVAILABLE COPY

CLIPPEDIMAGE≈ JP355046579A

PAT-NO: JP355046579A

DOCUMENT-IDENTIFIER: JP 55046579 A

TITLE: METHOD OF FABRICATING SEMICONDUCTOR DEVICE

PUBN-DATE: April 1, 1980

INVENTOR-INFORMATION:

NAME

KATAGIRI, KENJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO: JP53120775

APPL-DATE: September 30, 1978

INT-CL (IPC): H01L021/66;H01L021/50;H01L023/00

US-CL-CURRENT: 29/414,438/17,438/464,438/FOR.142,438/FOR.386

ABSTRACT:

PURPOSE: To automate a method of fabricating a semiconductor device by using a dicing saw capable of cutting sufficient depth of semiconductor wafer when dicing the wafer and photosetting ink at its inking time for marking the result of the test.

CONSTITUTION: A semiconductor wafer diffused with impurities is cut with shallow cutout by a daimond scriber or laser scriber to be separated as pellets, which are inspected and marked with photosetting ink. Then, the pellets are cut in sufficient depth by a dicing saw or blade scriber capable of cooling with coolant. Then, only good pellets are selected by optical measn, and fed to next step. Then the pellets are mounted, bonded with wires, and molded. Thus, the marked ink is not erased to thereby automate the integral work.

COPYRIGHT: (C)1980,JPO&Japio

BEST AVAILABLE COPY

(9) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報(A)

昭55—46579

60Int. Cl.3

識別記号

庁内整理番号

❸公開 昭和55年(1980)4月1日

H 01 L 21/66 21/50

23/00

6851-5F 6851-5F 6851-5F

発明の数 審査請求 未請求

(全 2 頁)

69半導体装置の製造法

0)特

昭33-120775

22出

昭53(1978)9月30日

明者 @発

片桐健二

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社トランジス タエ場内

の出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

理 人 弁理士 鈴江武彦

外2名

1.発明の名句

半導体ウェーハのウエーハ工程終了後、プロ ーパにより各チップの良、不良テストをおこな い、光硬化型インキでその良または不良の印付 けをおとなり工程と、ついてダイシングソー(あるいはプレードスクライパー)でチップ毎K 分離する工程と、良品のみを光学的手段により 裏根1.、とれをマウンテングする工程と、つい でとれをワイヤポンデングする工程と、さらK モールデングあるいはシーリングし、半導体パ ツケージとする工程とを具備することを特徴と する半導体装置の製造法。

3. 発明の詳報な説明

との発明は半導体ウェーハのウェーハ工程か らモールデングあるいはシーリング等の最終工 移に到るまでの半導体装置の製造工程の改良に

フォトエッチング等のウエーへ工程を 了したのち、プローバにかけ、所定の仕様に つて各チップの良、不良をテストし、通常、 不良品にインキで印を付けるダイソートテスト るダイシング工程、良品チップ、不良品チップ い分けするシーピング工程、良品チップ ドフレームあるいはステム上に接着させ 的なモールデングあるいは樹脂等によるシーリ ンダ工程を経て半導体パツケージとして製品化

とのような半導体ウエーハのウエーハ工程か 5 完成品に到るまでの工程は能率向上の点から てきるだけ一貫作果として自動的に処理される ことが好ましい。しかし、従来の方法によれば メイソートテストにおける不良品のインキング を水静性インキを用い、ついでダイシング工程

特開 昭55-46579 (2)

との発明は上記事情に鑑みてなされたもので あつて、ウェーハ工程から最終的なモールデン グあるいはシーリング工程に到るまでの作業の 一貫性、あるいは自動化に適した半導体装置の 類造法を提供することを自的とする。

すなわち、との発明は半導体ウェーハのウェーハ工程終了後、ブローバにより各チップの良、不良テストをおとない、 光硬化型インキでその良、不良の印付けをおとなり工程と、ついでダイシングソー(あるいはプレードスクライバー)

3

したがつて、ダイシング工程においてとのよ うなダイシングソーを用い、半導体ウェーハを 十分な課さに勿断しておくととにより、従来の 如くダイヤモンドスクライバー等によりダイシ ングしたのち、さらに半導体ウエーハを削り、 良品チップの週別をおこなりシーヒング工程を 必要とせず、ダイシング工程を経た半導体ウエ ーハに対し、フォトダイォード等の光学的手段 により、良品チップのみを選び出し、そのまま 直接、リードフレームあるいはステム上にマウ ンテングすることができる。なお、上述の如く ダイシングソーを用いる場合、冷却水を必要と するが、本発明においてはダイソートテストエ 程におけるインキングを上述の如く光硬化型イ ンキを用いておとなりものであるから、チップ 上に歯布したインキが冷却水によつて利れたり、 **有えたりするおそれもない。**

本発明において使用される光硬化型インキは 上述の如くダインングソーによるダイシング時 における安定性のほか、紫外線を照射して硬化 でチップ毎に分離する工程と、良品のみを光学 的手段により選択し、これをマウンテングする 工程と、ついでこれをワイヤボンデングする工 程と、さらにモールデングあるいはシーリング し、半導体パッケーツとする工程とを具備する ことを特徴とする半導体装置の製造法を提供する。

を発明で用いるれる光便化型インセと、 を発明で用いるれる光便化型で化して、 の発展にして、 を起して、 を起して、 を起して、 を起して、 を起して、 を起して、 をできる。 のできる。 ののできる。 のできる。 のできる。 のでできる。 のででででででででででででででででで

させるまでは、チップ上に付けたインキを取り 補すことが容易に可能であり、いつたん硬化し たインキは耐水、耐薬品性を有し、しかもイン 辛要面は光沢性に富み、光反射率が大きいから フォトダイオード等によるチップの良い不良の 判別を容易にするなど、従来の水溶性インキと 比較して使用上多くの利点を有する。

5